数百万门芯片设计中的物理原型设计方法

摘要：

本文主要介绍了一种数百万门SOC设计实现的方法。这种新的设计方法基于在后端设计过程的前期创建物理原型。物理原型的生成所用的时间只占传统的后端设计所用时间中的很少的一部分,其结果与最终的设计具有很大的相关性,它可以成为许多设计实现方法优化的”桥梁”,大大缩短了迭代次数。层次化设计方法学也利益于物理原型阶段最佳的区块划分(Partition)。 物理原型设计方法还改变了前端和后端设计工程师的交接(hand-off)模型。通过物理原型可以很快地验证网表,物理实现的信息从设计过程的早期开始就贯穿到设计过程中,从而大大减少了前端和后端设计的迭代次数。

关键词： 集成电路芯片 SOC设计 物理原型设计 区块划分 迭代次数

作者: Wei-Jin Dai Michel Courtoy

作者单位: Cadence Design Systems, Inc

会议类型: 国内会议

会议名称: 2003中国集成电路产业发展战略研讨会暨中国半导体行业协会IC分会年会

会议地点: 苏州

会议语种:中文

页码: 148-152,155

在线出版日期: 2003-09-18（万方平台首次上网日期，不代表论文的发表时间）