CMOS集成电路异常漏电失效机理分析
本文从失效分析出发,根据CMOS集成电路的失效现象、电路的版图和电路结构分析认为:导致电路的短路失效以及电路的过电应力烧毁是与电路的电路结构、工艺结构密切相关的,失效主要是由于电路在使用和测试过程中使电路接点充电,电荷不能有效释放,从而导致电路在未加电时某些管子就处于开启或部分开启状态,从而导致电路在测试使用过程中有可能造成失效假象,或者直接导致了电路的损毁.分析结果对类似结构电路的使用测试及失效分析具有启发意义,可有效避免类似现象的再度发生,从而节省时同,减少经济损失.
CMOS集成电路 失效机理 异常漏电
李兴鸿 史君 赵俊萍 赵春荣 董亚宁
中国航天时代电子公司可靠性物流中心可靠性部,北京,100076
国内会议
福建武夷山
中文
260-264
2006-10-22（万方平台首次上网日期，不代表论文的发表时间）