使用更薄的干膜提升减成法工艺能力

随着电子终端产品越来越多地袖珍便携化及功能高度集成化,印制电路板作为电子产品的基本功能载体,75um(3mil)线宽/线隙已逐步取代100um(4mil)变成设计的主流.对于PCB(印制线路板)成熟的减成法制造工艺来讲,制造如此细密线路就必须跨越以下诸多障碍,如细线路解像能力、良好的蚀刻因子、蚀刻均匀度,平整度及有效的良品率保证等等问题.本文探讨了薄膜的干膜蚀刻阻剂结合湿法贴膜工艺,如何有效地满足细线路所需的填覆能力、解像能力,并直接地提升了蚀刻因子及蚀刻均匀性等,从而更简单、可靠、高效地保证了细线路良品率及工艺制作能力的提升.
印制电路板 电子产品 PCB 减成法制造工艺 干膜蚀刻阻剂 湿法贴膜工艺 蚀刻均匀性
Seng Wui Lim
Printed Circuit Material,DuPont Electronic Technologies,DuPont Taiwan Ltd.
国内会议
上海
中文
104-108
2003-10-01(万方平台首次上网日期,不代表论文的发表时间)