CMOS电路ESD潜在损伤定位分析研究

摘要：

该文阐述了对CMOS电路进行的静电放电(ESD)潜在损伤定位分析研究。介绍了几种较 典型的损伤现象，分析了相关的损伤机理，并研究了潜在损伤电路的表现特点及其与I-V特 性和静态电流变化之间的关系。

关键词： CMOS电路 ESD潜在损伤 失效分析

作者: 来萍 刘发 罗宏伟

作者单位: 信产部电子五所研究分析中心

会议类型: 国内会议

会议名称: 中国电子学会可靠性分会第十届学术年会

会议地点: 大同

会议语种:中文

页码: 251～255

在线出版日期: 2000-10-01（万方平台首次上网日期，不代表论文的发表时间）