基于Hogge鉴相器的快速时钟恢复电路研究与实现
时钟恢复电路模块是串行通信接收端中的核心模块,现有的基于FPGA的时钟恢复方案由于受到同步建立时间及锁相环固有的环路特性约束,导致恢复过程时延较大,稳定输出时钟的时间较长.如何快速高效的从接收到的串行数据中恢复出内嵌的时钟信息,成为串行通信中的关键性问题.针对现有的基于FPGA的时钟恢复方法存在恢复时钟较慢且因频繁时钟切换产生毛刺较多等问题,提出了一种基于Hogge鉴相器的快速时钟恢复方案.该方案利用Hogge鉴相器的线性特点,从多路具有不同相位的时钟信号中快速、准确的选择出一路与输入数据相位最相近的时钟.利用Xilinx公司Virtex5系列XC5VSX50T芯片进行了仿真验证和硬件验证,验证结果表明该方案稳定输出时钟所需的时间明显缩短,减小了产生的毛刺.
快速时钟恢复电路 优化设计 Hogge鉴相器 现场可编程门阵列
楚存达 王玉章 蔡毅泉
研祥智能科技股份有限公司 广东 深圳 518107 国家特种计算机工程技术研究中心 广东深圳 518107
国内会议
广州
中文
163-169
2016-09-01（万方平台首次上网日期，不代表论文的发表时间）