基于FPGA的差分曼彻斯特编解码器设计与实现
介绍了差分曼彻斯特的编码原理,利用Verilog HDL硬件描述语言完成了编解码模块的设计,并加入了CRC校验,提高编解码器的检错能力,保证数据的正确性.且在QuartusⅡ软件中利用Modelsim仿真工具分别对编码,解码以及CRC校验的实现过程进行了相应的功能仿真与时序仿真,又在以主芯片为ALTERA公司生产的型号是EP4CE6的FPGA实验板上进行了实际的数据编解码通信实验,结果表明,所设计的编解码器的数据传输速度与数据传输量有较大的灵活性,且数据传输过程也具有较高的可靠性.
编解码器 结构设计 差分曼彻斯特编码原理 检错能力
邵世彪 宗鸣
沈阳工业大学,电气工程学院,辽宁 沈阳 110870
国内会议
沈阳
中文
1-5
2016-10-01（万方平台首次上网日期，不代表论文的发表时间）