一种采样速率优化的CMOS探测器读出电路研制
为满足高分辨率高速采样可见光成像探测要求,本文设计了一种具有6M采样频率的四采样长线列CMOS探测器.通过减小四采样后的第一级P跟随管宽长比降低总线寄生电容,和减小P跟随负载管偏置电压增加驱动电流,缩小信号延迟,使读出电路的采样频率由原来的2MHz增加到6MHz,有效地提高了长线列可见光CMOS探测器的读出频率.为实现真正相关双采样降低器件等效输入噪声,采用了CTIA积分放大器后接四采样跟随电路.通过测试,该CMOS探测器在积分时间为200us、光敏面面积为20um×18um的情况下其等效输入噪声电子数小于50e,在采样速率为6MHz的情况下能稳定工作,其线性度、输出摆幅、灵敏度等方面都能满足整机系统对CMOS探测器的指标要求.该CMOS探测器的研制为未来超高分辨率高速成像探测奠定了重要的理论基础和实用基础.
CMOS探测器 读出电路 采样速率优化 低噪声设计
袁红辉 陈永平 黄志伟 陈世军 陈瑶 王欣
中国科学院上海技术物理研究所 红外成像材料与器件重点实验室,上海 200083 中国科学院微小卫星创新研究院 微小卫星重点实验室,上海 201203
国内会议
西安
中文
1-8
2018-10-17（万方平台首次上网日期，不代表论文的发表时间）