适用于低功耗SOC系统的高精度带隙基准电路设计
随着SoC在便携产品中越来越多的应用,低功耗技术变得越来越重要.针对SoC系统的低功耗需求,本文采用华润上华0.18um CMOS工艺在Aether全定制集成电路设计环境下完成了一种低功耗的CMOS电压基准电路设计.仿真结果表明:该电路(含启动电路)的功耗小于500nW.在1.2V-1.8V电压范围内,输出基准电压为605mV;在-40℃到140℃内,温度系数TC为40ppm/℃;10kHz带宽范围内的电源抑制比PSRR为37dB.
片上系统 电路设计 带隙基准 低功耗技术
王玉娇 黄静 孙玲 韩笑
电子信息学院,南通大学,上海201603
国内会议
上海
中文
298-300
2016-04-01（万方平台首次上网日期，不代表论文的发表时间）