一种高速并行帧同步的FPGA实现方法
针对高分辨率卫星对于高数据速率处理的要求,文中提出了一种高速并行帧同步的FPGA实现方法,采用高度灵活的并行度设计.为了提高系统处理的稳定性,在查找帧同步字图样时,采用分段流水线的方法处理,并通过引入掩码兼容不同的帧同步字长度;在完成帧长度累加时,根据不同的并行度引入相对应的帧长度相关累加计数器,灵活适应不同的传输帧长;采用定轴移位机制,消除滑位效应.使系统能够在不提高工作时钟的前提下,实现高速信号的帧同步处理.在本设计中,工作时钟选用125MHz,并行32路处理帧同步数据,可以实现4Gbps的数据处理吞吐率.
卫星地面站 帧同步 高速数据处理 现场可编程门阵列
单琦 张志芳
航天恒星科技有限公司 北京 100086 天津航天中为数据系统科技有限公司 天津 300301
国内会议
武汉
中文
1-12
2017-09-17（万方平台首次上网日期，不代表论文的发表时间）