多链路无阻塞环的低功耗编码设计
本文实现了一种多链路无阻塞环的低功耗设计.首先介绍了该设计的基本架构和主要优势,多链路结构避免了不同请求之间的相互干扰,两读两写的通道保证了较高的读写事务流量;环的无阻塞特性保证了环具有较高的优先级,可以无阻塞地到达目的节点.其次,基于该结构存在的一些缺点,比如环上走线长、负载大带来的功耗问题,分析数据总线、地址总线各自的特点,根据其特点分别提出了对应的总线编码方案,在满足基本的网络性能要求的同时,降低了总线翻转率,从而降低了设计功耗.最后,对设计进行性能评估,进一步验证了改进的总线编码方案对于降低环链路功耗的优势所在.
处理器 编码设计 无阻塞特性 多链路结构
齐娟 陈胜刚 李勇
湖南省长沙市国防科学技术大学计算机学院 410073
国内会议
哈尔滨
中文
186-191
2015-08-06（万方平台首次上网日期，不代表论文的发表时间）