基于低抖动锁相环的高精度延时电路设计

摘要：

本文在130nm CMOS工艺下提出了一款具有高精度延时单元的延时电路.所提出的电路通过锁相环技术与可编程延时技术,与传统延时电路相比,所提出的延时电路误差低于5％,具有更高的延时精度,同时可以实现延时单元延时与工艺制程、电压和温度(以下简称PVT)无关.在后端物理设计中,本电路可以应用于时钟同步、定时恢复等电路.

关键词： 延时电路 电路设计 锁相环 可编程性

作者: 宋志杰 窦强 刘尧 袁珩洲 梁斌

作者单位: 湖南省长沙市国防科学技术大学计算机学院 410073 国防科学技术大学,湖南省长沙市三一大道 410073

会议类型: 国内会议

会议名称: 第十九届计算机工程与工艺年会暨第五届微处理器技术论坛

会议地点: 哈尔滨

会议语种:中文

页码: 270-275

在线出版日期: 2015-08-06（万方平台首次上网日期，不代表论文的发表时间）