基于FPGA的卫星链路时延模拟器设计与实现

摘要：

与传统地面链路相比,卫星链路具有链路时延长的特点,是影响空天地一体化网络性能的关键因素.因此,高逼真度卫星链路延时模拟器的设计与开发是一项重要而极具挑战性的研究课题.本文设计了一种基于FPGA的卫星链路延时模拟器,由报文判别、延时控制、输出轮询等模块构成,并以NetMagic实验平台为基础进行了设计实现,通过Spirent网络测试仪等仪器设备搭建了实验环境,验证了其功能的正确性.

关键词： 卫星链路 延时模拟器 电路设计 功能模块

作者: 王会强 赵国鸿 赵宝康 夏艳 张付强 胡世锋

作者单位: 湖南省长沙市国防科学技术大学计算机学院 410073 湖南省湖南大学信息科学与工程学院计算机科学系 410082

会议类型: 国内会议

会议名称: 第十九届计算机工程与工艺年会暨第五届微处理器技术论坛

会议地点: 哈尔滨

会议语种:中文

页码: 303-311

在线出版日期: 2015-08-06（万方平台首次上网日期，不代表论文的发表时间）