一种基于FPGA的Virtual FIFO控制器的设计与实现
在高速数据采集系统中,高速大容量数据缓存成为一项关键技术,本文采用了Verilog硬件描述语言完成了Virtual FIFO控制器的读写操作设计工作，设计硬件采用Kintex-7系列FPGA外部挂载了4GB的DDR3 SODIMM,软件采用XILINX公司提供的DDR3的APP用户接口协议编写Virtual FIFO控制器,实现了对多片SO-DIMM DDR3内存条的访问控制,和不同时钟域下高速数据的传输,通过ISE ChipScope完成了对Virtual FIFO的验证与调试。表明了Virtual FIFO控制器的设计的正确性，最终将该设计与DDR3的IP核封装在一起，应用于高速数据采集系统中。
数据采集系统 虚拟先入先出队列控制器 现场可编程门阵列 同步动态存储器
张剑 李少青 陈吉华 倪林 何文
湖南省长沙市国防科技大学计算机学院 410073
国内会议
贵阳
中文
353-359
2014-07-31（万方平台首次上网日期，不代表论文的发表时间）