CDR高速时钟采样电路
当前的时钟数据恢复(CDR)采样电路在数据通信系统里得到广泛运用，为了保证数据传输过程的抗干扰能力，采用差分数据信号做传输；为了保证数据采样的正确性，采用正交时钟多次采样。本文讨论的是在高速串行接口电路(RapidIO)中的接收端数据采样，采用四相正交时钟对输入的差分对数据进行四次采样，其中的两次采样值作为有效数据，另外的两次采样值是为了和采样数据做比较，以此来调整采样时钟与被采样数据的中心点的位置。通过对四次采样到的数据做选择和比较，把结果反馈给四相正交采样时钟的产生电路(PLL)，以此来调整采样时钟的上升沿与数据中心点的位置关系，提高采样数据的正确性。
数据传输 串行接口电路 正交时钟 差分数据 采样正确性
王运锋 孙永节 梁斌
湖南省长沙市国防科技大学计算机学院 410073
国内会议
贵阳
中文
373-377
2014-07-31（万方平台首次上网日期，不代表论文的发表时间）