高性能DSP内核的层次化综合方法
本文对某高性能DSP芯片的内核进行逻辑综合.分析综合结果发现,关键路径集中在寄存器文件、功能部件及存储体上.所以,把寄存器文件进行手工半定制,将电路导出的门级网表带入顶层,并设dont_touch;把功能部件单独提出,进行综合,将综合出来的门级网表放到顶层中,并对其设置dont_touch;而对于存储体,直接导入宏模块的DB文件.然后对顶层进行综合,根据综合结果调整子模块的电路结构、约束等,反复迭代,直到得到一个可接受的结果.通过结果对比可以得到,使用层次化综合方案之后,运行时间减少了21％,时序违反减小了60％.因此,采用层次化综合策略不仅可以大大减少运行时间,而且可以使芯片性能得到很大提升.
数字信号处理器 层次化综合 寄存器文件 功能部件 存储体 运行时间
孙书娟 邢座程 李振涛
湖南省长沙市国防科技大学计算机学院 410073
国内会议
贵阳
中文
440-445
2014-07-31（万方平台首次上网日期，不代表论文的发表时间）