40nm工艺下高速环形互连网络的串扰优化设计
本文以高性能多核芯片中高速环形互连网络的物理设计为背景,研究了不同串扰优化的方法,包括中继器交叉插入、信号线反向交错排布,将这两种办法应用到环形互连网络的物理设计中.由于EDA工具的局限性,工具自动对中继器链进行布局布线的时候,中继器链摆放杂乱,不能达到交叉插入和反向交错排布的设想,并且中继器链上布线不规则,线间距任意,串扰仍然很大.因此根据中继器链结构简单、扇出唯一的特点,提出了规范布局布线的方法,通过自动布局布线工具的命令,以脚本的形式按照设计者的布线规划,对中继器链进行规范的布局布线,有效地减少了互连网络上因串扰太大引起时序违反的问题.
片上环形互连网络 串扰优化 中继器 信号线 布线规划
宋灿孔 刘必慰 窦强 丁艳平
湖南省长沙市国防科技大学计算机学院 410073
国内会议
贵阳
中文
483-489
2014-07-31（万方平台首次上网日期，不代表论文的发表时间）