带有数据过滤机制的分离式预取部件的设计与实现

摘要：

针对DSP芯片面临的”存储墙”挑战,根据指令和数据的失效特点,基于YHFT-XDSP芯片设计实现了一款带有数据过滤机制的分离式预取部件.与传统的基于减小Cache失效率的预取优化策略不同,它旨在减小Cache失效开销,命中状态下从预取缓存取数,且取数流水线时钟开销大幅减少,能显著提升CPU访存性能.

关键词： 微处理器 分离式预取部件 数据过滤机制 优化设计

作者: 刘平 鲁建壮 孙永节

作者单位: 湖南省长沙市国防科技大学计算机学院 410073

会议类型: 国内会议

会议名称: 第十八届计算机工程与工艺年会暨第四届微处理器技术论坛

会议地点: 贵阳

会议语种:中文

页码: 140-145

在线出版日期: 2014-07-31（万方平台首次上网日期，不代表论文的发表时间）