一种面向片上集群体系结构的原型验证系统
对处理器设计的验证方法可分为软件方法和硬件方法.众核体系结构处理器的逻辑规模较大,软件方法验证速度较慢,一般采取使用FPGA搭建原型系统验证.在实践过程中发现,硬件原型系统往往存在以下问题,即由于单块FPGA容量无法满足需求,需要把待验证逻辑映射到多FPGA实现.原型系统搭建者往往在外设等非核心设计上花费大量精力.FPGA进行片间互连时存在着带宽充足但延时较大的现象,与待验证的片上逻辑较难匹配.针对以上问题在设计Cluster on Chip(CoC)原型系统时,提出了一套基于多SOC_FPGA混合芯片互连的验证平台方案,满足原型系统的逻辑容量需求并简化了外设设计.一个Smart link模块被加入系统,负责片间逻辑通信的延时隐藏.并基于此构建了一个8板,16芯片,128核的4×42D-mesh CoC原型系统.
处理器 原型验证 逻辑划分 延迟隐藏
王自伟 乔寓然 杨乾明 伍楠 文梅
湖南省长沙市国防科技大学计算机学院 410073
国内会议
贵阳
中文
171-177
2014-07-31（万方平台首次上网日期，不代表论文的发表时间）