一种面向多核DSP的一级数据Cache的设计与实现
本文基于自主研发的一款多核数字信号处理器X-DSP的内核设计需求,设计了一种适用于环网结构多核DSP的一级数据Cache(L1DCache),使用双端口的Cache Tag结构,提出了程序员可配置写回、广播作废的L1DCache管理机制,支持基于软件可编程的多核数据一致性维护方法,以较小的硬件开销实现了内核访存指令操作与数据一致性管理操作的并行,维护了多核数据一致性.实验结果表明,支持软件管理的一致性维护硬件开销只占整个L1DCache的5.85％.
数字信号处理器 一级数据Cache 管理机制 一致性
杜鹏 陈海燕 陈俊杰
湖南省长沙市国防科技大学计算机学院 410073
国内会议
贵阳
中文
178-184
2014-07-31（万方平台首次上网日期，不代表论文的发表时间）