ASIC-DX中采用分频时钟降低功耗方法
本文从降低时钟频率的角度出发，探讨了一种分频时钟的低功耗设计方法。首先阐述了其设计原理为利用低频时钟之间的数据交互，考虑到不同频率时钟的相位关系，使得数据交互路径达到高频的效果。从功耗的公式推导结果可以得出，当设计中将必要的高频路径采用上述方法实现，其他路径保持在低频状态时，理论上能够降低芯片的整体功耗。而且，设计中利用低频时钟间交互达到高频性能的路径所占比例越大，降低功耗的效果越明显。其次，分析了该设计方法中对时钟的相位要求，存在数据传输路径的时钟必须保持高度平衡。接下来，以实际工程项目ASIC DX芯片为对象，详细描述了该方法的具体物理实现过程，并对采用正常工作频率条件下的芯片功耗与采用分频，设计方法得到的芯片功耗进行了实验对比，实验结果表明该设计方法能显著降低芯片功耗。
芯片结构 分频时钟 低功耗设计 交互模式
邹浩波 刘必慰 方粮 张弛
湖南省长沙市国防科技大学计算机学院 410073
国内会议
贵阳
中文
205-211
2014-07-31（万方平台首次上网日期，不代表论文的发表时间）