基于资源优化下FPGA加密认证系统设计与实现

摘要：

FPGA加密技术是FPGA应用领域的研究热点之一,面对复杂的市场需求,现有的FPGA加密方法在实用性方面仍存不足.SHA-1算法实现FPGA加密的成本较低,安全性较高,但当前的SHA-1算法实现所耗资源大.为降低FPGA逻辑资源的消耗,提高SHA-1算法在FPGA加密设计中的实用性,提出一种基于Block-RAM实现SHA-1算法的方法.采用外接具有内置SHA-1引擎的DS2432芯片加密FPGA.器件上电后,ARM发出认证指令,FPGA与DS2432分别执行SHA-1算法,之后通过1-WIRE总线完成认证工作,从而辨别用户是否为合法用户.实验结果证明,利用该方法能有效辨别用户身份,保护设计者的知识产权,并节约68％的FPGA逻辑资源.

关键词： 现场可编程门阵列 加密设计 SHA-1算法 资源优化

作者: 刘欢 赵霞 何亚波 俞沁璐

作者单位: 同济大学电子与信息工程学院,上海,中国,200092 上海隽通电子科技有限公司,上海,中国,200092

会议类型: 国内会议

会议名称: 2013年中国信息通信研究新进展研讨会暨第五届数字媒体技术专业建设研讨会

会议地点: 石家庄

会议语种:中文

页码: 83-89

在线出版日期: 2013-11-01（万方平台首次上网日期，不代表论文的发表时间）