超大容量片上存储器的定制优化设计
本文介绍了应用于高性能DSP芯片的缓存模块结构,对其进行了优化,并针对物理设计实现过程中出现的问题,提出了一种超大容量片上存储器定制优化设计的实现方法.全定制虽然可以有效地提升设计的性能,但所花费的设计时间和精力相当大.随着自动化技术的不断发展,在存储自动化方面出现了针对不同工艺的MemoryComplier和DC综合工具,这大大缩短了芯片上存储模块的设计周期,加快了全定制设计的速度.采用层次化的方法进行代码优化，将原网表中REG之前的两级结构作为一个独立的模块单元，再映射到顶层缓存模块中。逻辑优化是与代码优化相对应的，划出一个LogicalBank并增加了定制的中继器。从电路设计和版图设计方面描述了传统自动化设计和定制优化设计的实现过程。采用中继器定制的设计方式比传统设计方式在时钟延迟上降低了51％左右。采用定制中继器设计明显提升了设计性能，而影响这一性能的关键就是定向插入的中继器，通过定制中继器缩短了关键路径的线长，增加了线驱动，减小了线间的干扰。
片上存储器 优化设计 中继器 时钟延迟
闫战磊 孙永节 刘必慰
国防科技大学计算机学院 长沙410073
国内会议
西宁
中文
70-73
2013-07-20（万方平台首次上网日期，不代表论文的发表时间）