一种可配置的标量数据存储器设计与实现
Cache/SRAM可配置的数据存储器可根据不同应用需求动态配置为Cache、SRAM等多种访存模式,能明显提高嵌入式DSP使用的灵活性和存储效率.本文基于自主研发的一款高性能DSP IP核的体系结构设计需求,设计了一种可动态配置成全Cache和L1D Cache/SRAM共享两种访存模式的标量数据存储器CSM,采用有效的多存储体高低位地址交叉组织方式,使片上存储体资源不仅在满足性能的条件下面积最小,而且在不同模式下得到充分利用;本文分别给出L1D Cache和SRAM的功能结构及配置转换逻辑.最后实验和综合结果表明,CSM的配置转换逻辑正确,主频达到1.25GHz.它既能配置成为96KB大小的一级数据Cache，又能配置为32 KB大小的一级数据Cache和64KB大小的SRAM混合模式减小“存储墙”带来的影响。利用数据访存的局部性原理，极大地发挥了Cache和SRAM对于不同应用程序的灵活性。
数据存储器 结构设计 访存模式 灵活性
许奥利 陈海燕 陈俊杰
国防科技大学计算机学院 长沙410073
国内会议
西宁
中文
94-98
2013-07-20（万方平台首次上网日期，不代表论文的发表时间）