一种基于闭环控制的电源噪声容忍技术
高端处理器设计已进入多核众核时代,多核众核处理器在提供高性能的同时,也带来高功耗,并引入高电源噪声.高电源噪声会影响处理器的可靠运行,引起一系列的可靠性问题.对电源噪声的成因进行了初步分析,给出了常见的电源噪声处理技术,并提出了一种基于闭环控制原理的电源噪声容忍技术,详细探讨了时序传感器、传感信息综合和可变频时钟系统等实现闭环控制的几个关键技术点.该技术能动态跟踪电源电压的波动，并调节时钟周期，以适应电源电压波动引起的时序电路延时变化，相比较于传统的电源噪声抑制技术和容忍技术，具有更小的芯片面积和更低的运行功耗。
处理器 电源噪声 容忍技术 闭环控制
郑卫华 陈健 郑方 邬贵明
数学工程与先进计算国家重点实验室 无锡214125
国内会议
西宁
中文
252-256
2013-07-20（万方平台首次上网日期，不代表论文的发表时间）