双速率三色标记器IP核的设计与实现
双速率三色标记算法作为一种令牌桶算法，广泛应用于流量监管、流量整形以及端口限速等网络功能实现中。本文在理论分析基础上,通过优化双速率三色标记器的配置参数,设计实现了基于FPGA的双速率三色标记器IP核.在分析、计算确定了各参数的取值范围的基础上描述了双速率三色标记器IP核的实现逻辑结构，并详细说明了IP核相关的外部接口信号。最后，通过仿真验证了双速率三色标记器IP核功能的完整性;通过实验验证了双速率三色标记器IP核具有资源占用率低，标记速率高的特点。
双速率标记器 知识产权核 参数设计 现场可编程门阵列
崔向东 张彦龙 李韬 孙志刚
国防科技大学计算机学院 长沙410073
国内会议
西宁
中文
267-272
2013-07-20（万方平台首次上网日期，不代表论文的发表时间）