一种基于FPGA的双精度浮点FFT处理器的设计与实现

摘要：

本文提出了一种基于FPGA的双精度浮点FFT处理器的设计方法.通过优化操作数和旋转因子地址映射方法,每周期并行完成8个基2蝶形运算.同时本文提出了操作数的存储优化方法,只要蝶形部件的流水线级数为奇数,就可以采用单个存储器存储操作数据,有效节约存储资源.整个系统采用Xilinx公司的XC6VSX475T仿真,系统频率达到了152MHz,相对于Intel(R)Core(TM)2Quad CPU Q9400可以获得两倍左右的加速比.

关键词： 处理器 结构设计 快速傅里叶变换 现场可编程门阵列 地址映射 蝶形运算

作者: 陈树龙 窦勇 郭松

作者单位: 国防科技大学并行与分布处理重点实验室 长沙410073

会议类型: 国内会议

会议名称: 第十七届计算机工程与工艺年会暨第三届微处理器技术论坛

会议地点: 西宁

会议语种:中文

页码: 421-427

在线出版日期: 2013-07-20（万方平台首次上网日期，不代表论文的发表时间）