针对时钟网络的低功耗优化方法研究

摘要：

随着工艺技术的进步,如何降低功耗已经成为当前设计的关键.本文针对时钟树综合阶段从降低负载电容角度分别探讨了时钟树构建单元的选择及时钟网络拓扑结构的优化两种不同的设计方案.通过采用混合构建单元的使用与减小时钟树规模的思想对设计进行优化,实验结果表明本文的方法显著降低了整体功耗.

关键词： 芯片 时钟网络 拓扑结构 功耗优化

作者: 张弛 刘祥远 刘衡竹 熊俊峰

作者单位: 国防科技大学计算机学院 长沙410073

会议类型: 国内会议

会议名称: 第十七届计算机工程与工艺年会暨第三届微处理器技术论坛

会议地点: 西宁

会议语种:中文

页码: 217-221

在线出版日期: 2013-07-20（万方平台首次上网日期，不代表论文的发表时间）