时序驱动的低功耗扫描链重定序算法

摘要：

本文基于超深亚微米级芯片设计工程中遇到的问题,提出了一种通过时序驱动来优化扫描链连接顺序的算法,用以实现低测试开销的目的.经实验证明,该算法实现的测试电路与常规布局布线工具自带的扫描链重定序算法实现的测试电路相比,具有布局布线资源开销小、平均测试功耗低等优点。

关键词： 芯片设计 超深亚微米 扫描链重定序算法 时序驱动 功耗测试

作者: 王磊 陈书明 刘祥远 黄东昌

作者单位: 国防科技大学计算机学院 长沙410073

会议类型: 国内会议

会议名称: 第十七届计算机工程与工艺年会暨第三届微处理器技术论坛

会议地点: 西宁

会议语种:中文

页码: 231-235

在线出版日期: 2013-07-20（万方平台首次上网日期，不代表论文的发表时间）