基于总线与Jtag协议的SoC调试系统设计

摘要：

随着SoC设计集成度越来越高,功能也更加复杂,SoC芯片的调试也变得更加具有挑战性.本文提出了一种基于总线与JTAG协议的调试系统的设计方法,在不修改其它电路模块的基础上,能够有效地支持基于总线互联的SoC芯片的调试.该调试系统可以实现对各个模块的内部状态、控制寄存器以及存储器访问,对总线事务以及内部状态进行实时监控.在本文中对系统组成结构,一些关键电路的设计以及调试流程做了详细的阐述.

关键词： SoC芯片 调试系统 电路设计 总线互联 Jtag协议

作者: 王永清 徐亚君

作者单位: 上海高性能集成电路设计中心 上海201204

会议类型: 国内会议

会议名称: 第十七届计算机工程与工艺年会暨第三届微处理器技术论坛

会议地点: 西宁

会议语种:中文

页码: 269-274

在线出版日期: 2013-07-20（万方平台首次上网日期，不代表论文的发表时间）