DDR3 WRITELEVELING软件实现方法研究

摘要：

DDR3作为目前主流的存储器件,具有功耗低、速度快等优点.DDR3控制器通过WRITE LEVELING对DDR3写时序提供准确的延迟补偿,满足DDR3写时序的规范要求.本文提出一种两步走的WRITE LEVELING软件实现方法.首先调节CLK信号延时,再调节DQS信号的延时.该方法较传统方法有利于提高WRITE LEVELING软件实现方法的通用性.DDR3高频工作等具体应用中的问题采用本文提出的方法也得到很好的解决.

关键词： 存储器件 拓扑结构 WRITE LEVELING软件 信号延时

作者: 邓林 陈慧 吴湘笛 陈才 龚国辉

作者单位: 国防科技大学计算机学院 长沙410073

会议类型: 国内会议

会议名称: 第十七届计算机工程与工艺年会暨第三届微处理器技术论坛

会议地点: 西宁

会议语种:中文

页码: 435-439

在线出版日期: 2013-07-20（万方平台首次上网日期，不代表论文的发表时间）