利用FPGA的IRIG-B码解码新方法
时间统一是现代航天和常规武器试验靶场的重要组成部分,本文提出了一种兼顾准确度和实时性的解码方法.该方法根据IRIG-B码的信号特征,设计了一种新的解码算法.根据脉冲宽度调制波形在寄存器中预设数值,将IRIG-B码和移位寄存器进行移位比对,识别码字以及解析时间信息;根据起始标志信息特点预设111111110011111111移位比对,触发秒脉冲并输出1pps信号.使用ModelSim进行了仿真,并下载到在Xilinx的XC3S1000芯片上实现.实验测试结果,秒脉冲触发误差小于20ns.本文提出的方法具有精度高、简单实用、效率高等优点,具有较强的抗干扰性.
IRIG-B码 解码器 设计理念 现场可编程门阵列
秦娟 徐月超 李琨
天津理工大学电子信息工程学院薄膜电子与通信器件重点实验室,天津300384
国内会议
天津
中文
1654-1657
2015-10-01（万方平台首次上网日期，不代表论文的发表时间）