X-DSP的Cache自适应预取优化设计

摘要：

处理器性能的提升速度远高于存储器带宽的提升速度,由此产生的”存储墙”问题成为了计算机系统的性能瓶颈,多级Cache能够很好地解决这个问题.本文通过分析X-DSP处理数据的访存失效地址变化规律,增加预取信息表来记录预取相关信息,设计了适时改变步长和数量的自适应预取机制,以适应二级Cache失效访问的变化.该预取策略实现了更加合理的数据预取,平均预取命中率提升至95％,减小失效开销,同时也提高了流水线的效率.

关键词： 计算机系统 数字信号处理器 自适应预取机制 优化设计

作者: 夏建雄 鲁建壮 陈海燕

作者单位: 国防科学技术大学计算机学院,湖南省长沙市开福区德雅路109号 410073

会议类型: 国内会议

会议名称: 第二十届计算机工程与工艺年会暨第六届微处理器技术论坛

会议地点: 西安

会议语种:中文

页码: 143-149

在线出版日期: 2016-08-10（万方平台首次上网日期，不代表论文的发表时间）