多端口片上存储器设计与评估
Xilinx提供的片上存储器IP核最多提供两个端口A、B,而双端口存储器可能无法满足实际的工程需要.为了满足同时有多个读写请求的情况,基于已有的存储器IP核设计并验证了一系列多端口片上存储器,并归纳出多端口片上存储器的设计框架,最高可支持同时有8个读请求和8个写请求的情况.提出的设计框架可以有效地设计出10端口以下的存储器,并可以根据实际需求灵活修改.最后对性能和资源消耗进行了评测,1k×8规模的8读6写存储器在Kintex-7系列开发板上的实现频率可达540MHz,同样规模的8读8写存储器在该款开发板上的实现频率可达385MHz.
计算机系统 片上存储器 设计理念 现场可编程门阵列
邹祥喜 姜晶菲 李梦媛
国防科技大学,长沙市开福区德雅路109号 410073
国内会议
西安
中文
199-205
2016-08-10（万方平台首次上网日期，不代表论文的发表时间）