PCIE总线中TAG管理机制的优化与分析
PCIe总线支持多事务并发特性提高了数据传输速度,由此也带来存储器读请求事务的完成报文乱序问题.现有解决方法是每个Tag分配固定大小完成报文缓冲区,接收到的完成报文根据携带的Tag信息完成重新排序,这种方法会导致数据读取效率低或者RAM资源浪费的问题,同时也限制着数据的传输速率.本文在分析现有方法基础上,抽象出Tag管理模型,并提出基于动态管理Tag映射表的Tag管理模型和优化方案.模型分析计算结果显示优化后的方案提高PCIe总线的数据读取效率的同时减少了FPGA片上RAM资源占用.
PCIe总线 Tag管理机制 报文乱序问题 现场可编程门阵列
李少博 孙志刚 张民选
国防科技大学,湖南省长沙市开福区三一大道国防科技大学 410073 湖南长沙国防科技大学计算机学院,410073
国内会议
西安
中文
365-371
2016-08-10（万方平台首次上网日期，不代表论文的发表时间）