基于PCI Express协议的高速Serdes时钟恢复电路验证设计
高速Serdes总线技术处于数据通信发展的前沿,其性能影响并限制PCI Express物理层的实现.本文在分析PCI Express协议的基础上,针对实现PCI Express协议中物理层的2.5G Serdes开展研究,并对Serdes的关键模块——时钟恢复电路,提出一种符合实际电路的验证方案.基于PCI Express协议的验证结果充分说明CDR在±300ppm的频率偏差下通过最长19.5μs的时间即可恢复正确的时钟和数据。同时验证抖动分别用频率1MHz幅度0.188UI正弦波调制和频率10MHz幅度1.878UI正弦波调制时，CDR从输入数据当中正确恢复时钟和数据。
时钟恢复电路 功能验证 数据抖动 相位噪声
李世杰 田泽 邵刚
中国航空计算技术研究所 西安710119
国内会议
长沙
中文
499-503
2012-07-01（万方平台首次上网日期，不代表论文的发表时间）