FPGA低功耗技术研究综述
随着半导体工艺的高速发展,芯片的性能越来越强,功耗也越来越高,功耗增大的同时发热量也随之增大,也带来了系统可靠性的下降等问题.因此,低功耗技术已经成为深亚微米至纳米集成电路设计中非常重要的方面.本文围绕功率损耗产生的原理、组成,先说明了低功耗技术的意义;然后,从静态功耗、动态功耗两方面列举了降低功耗的一些常用方法;最后,从FPGA设计和FPGA在系统中的设计分析了如降低频繁开关转换信号的逻辑深度，状态机编码，赋值保护，增加锁存器，组合环，门控时钟等降低功耗的方法。
半导体集成电路 设计理念 功率损耗 现场可编程门列阵
梁淏翔 张旭东
电子科技大学电子科学技术研究院 成都611731
国内会议
综合电子系统技术教育部重点实验室暨四川省高密度集成器件工程技术研究中心2012学术年会
成都
中文
409-415
2012-12-22（万方平台首次上网日期，不代表论文的发表时间）