数字系统中时钟门控逻辑的优化技术研究与评估

摘要：

作为一种有效地降低功耗的手段,时钟门控(Clock-Gating)技术在数字系统设计中得到了广泛的应用,但在系统设计初期,一般不添加或部分添加时钟门控逻辑,以致在数字系统内部存在许多潜在的可优化功耗.本文以Sun OpenSPARC T2的Verilog代码为基础,采用多种先进的时钟门控逻辑优化技术,对其时钟门控逻辑进行分析和优化,最大限度地插入新的时钟门控逻辑,同时保证处理器原有性能,并对优化效果进行评估.

关键词： 数字系统 时钟门控 逻辑电路 优化设计 功耗控制

作者: 郭维 张承义 张民选 谢胡

作者单位: 国防科技大学计算机学院 长沙410073

会议类型: 国内会议

会议名称: 第十五届计算机工程与工艺年会暨第一届微处理器技术论坛

会议地点: 成都

会议语种:中文

页码: 70-74

在线出版日期: 2011-08-12（万方平台首次上网日期，不代表论文的发表时间）