微处理器Cache体系结构级功耗模型研究
本文研究了cache的体系结构级功耗模型,指出了现有模型存在的不足以及解决思路,并给出了实验验证.半导体工艺的持续发展和芯片集成度的显著提高,导致了芯片发热量的增大与可靠性的降低,限制了微处理器性能的进一步提升,功耗已经成为微处理器设计中最为重要的考虑因素之一.作为微处理器重要组件的cache,在微处理器的总功耗中占据了相当大的比重.CACTI和sim-wauch提供了两种比较有代表性的cache体系结构级功耗模型,分别是静态和动态功耗模型.
微处理器 缓冲存储器 体系结构 功耗模型
任静 唐遇星 徐炜遐
国防科技大学计算机学院 长沙410073
国内会议
成都
中文
75-81
2011-08-12（万方平台首次上网日期，不代表论文的发表时间）