MB64-1浮点部件的设计
本文设计了一款应用于MB64-1的浮点部件,实现了双精度浮点数比较、加/减法、乘法、除法、整数/浮点转换、开方操作,并运用流水线技术对设计进行了优化.加法器采用四级流水化的单通路结构实现,乘法器采用四级流水化的部分积相加结构实现,整数转浮点采用四级流水线结构实现,浮点转整数采用五级流水线结构实现,除法器和开方采用不恢复余数算法实现.最后用VHDL语言对各个运算单元进行了逻辑描述,用Xilinx公司的ISE软件进行了功能验证和综合,结果表明,其在Virtex-5系列FPGA开发板上模拟运算频率为101.6MHz.
浮点部件 优化设计 流水线 功能验证
王宏燕 邢座程 邓让钰
国防科技大学计算机学院 长沙410073
国内会议
成都
中文
105-110
2011-08-12（万方平台首次上网日期，不代表论文的发表时间）