高性能DSP内核测试芯片的设计与验证

摘要：

为了充分检验某高性能DSP的CPU内核在65nm工艺下是否达到既定设计目标,对CPU内核进行了一次试流片,本文对测试芯片的设计与验证工作进行了总结.在测试芯片内设计了专门的测试逻辑,可以通过普通和ET两种方式控制CPU内核的执行.对测试芯片进行了模拟验证和FPGA仿真验证,验证工作表明测试芯片的各项功能正确.采用层次式方法完成了该测试芯片的物理设计,在IT情况下最高运行频率可达1GHz.

关键词： 测试芯片 电路设计 模拟验证 FPGA仿真

作者: 高维娜 郭阳 付志刚 蒲伟 杨唐第

作者单位: 国防科技大学计算机学院 长沙410073

会议类型: 国内会议

会议名称: 第十五届计算机工程与工艺年会暨第一届微处理器技术论坛

会议地点: 成都

会议语种:中文

页码: 116-118

在线出版日期: 2011-08-12（万方平台首次上网日期，不代表论文的发表时间）