基数分离的快速定点SIMD除法器
为了提高中低端嵌入式处理器中的除法运算性能,设计了专用的定点除法器.该除法器在面积、功耗与完整运算所需的时钟周期之间进行折中.采用分离基数的基-4除法算法,对算法进行步骤分解.为了缓减该除法器的非流水线结构带来的不利影响,采取SIMD结构的数据通路.整个除法的各个步骤由状态机进行控制.仿真和综合结果显示该除法器的性能达到预期的设计目标.同时指出了该除法器在使用上存在一定的难度,给出了一种辅助使用的思路.
定点除法器 SIMD结构 电路设计 分离基数
庄巍 刘衡竹 杨惠
国防科技大学计算机学院 长沙410073
国内会议
成都
中文
138-143
2011-08-12（万方平台首次上网日期，不代表论文的发表时间）