基于脉宽收缩和累积寄存器的片上时钟抖动测试电路

摘要：

本文提出一种基于脉宽收缩和累积寄存器的片上时钟抖动测试电路,用于监测片上时钟信号的抖动,测量精度可达到亚门级.该测试电路是由脉宽收缩环路、累积寄存器、异或阵列、计数器和控制电路组成的.以环形方式连接脉宽收缩单元,可减小由于工艺波动带来的影响,节省面积开销.在监测模式下,累积寄存器同时记录多个时钟周期脉宽的测量结果,并以数字序列码的形式输出,能够直观地显示时钟的抖动.该电路是采用65纳米CMOS工艺设计的,仿真结果表明该电路可测量数GHz的时钟信号,测量精度为1.2ps.

关键词： 片上系统 时钟抖动 测试电路 脉宽收缩 累积寄存器

作者: 冯为蕾 冯建华 叶红飞 张兴

作者单位: 北京大学深圳研究生院,深圳,518055 北京大学深圳研究生院,深圳,518055;北京大学微电子学研究院,北京,100871 北京大学微电子学研究院,北京,100871

会议类型: 国内会议

会议名称: 第八届全国测试学术会议

会议地点: 武汉

会议语种:中文

页码: 43-51

在线出版日期: 2014-07-19（万方平台首次上网日期，不代表论文的发表时间）