一种针对PCIE协议栈芯片的模拟验证平台的设计和实现
Intel提出的第三代总线技术PCI Express对计算机应用系统发展所带来的总线带宽需求有了很大的满足,基于PCIE的设计因此蓬勃发展,对PCIE的验证也因此成为SoC功能验证的重要组成部分.本文设计并实现了一种状态图和覆盖率组合驱动的验证平台,主要包括激励生成、自动检测和覆盖率分析机制,并将其应用于一款基于PCIE接口的协议栈芯片的功能验证.实验结果表明,本文实现的验证平台具有良好的激励生成机制,能够对该协议栈芯片进行全面的验证,同时平台具有良好的复用性、可扩展性,可以对多个协议栈的互连进行验证.
协议栈芯片 功能验证 平台设计 状态图 覆盖率 PCIE接口
张良 王天成 王健 李华伟 郭建
湘潭大学材料与光电物理学院 湘潭411105 中国科学院计算技术研究所计算机体系结构国家重点实验室 北京100190 中国科学院计算技术研究所计算机体系结构国家重点实验室 北京100190;中国科学院大学 北京100049
国内会议
武汉
中文
305-312
2014-07-19（万方平台首次上网日期，不代表论文的发表时间）