一种新型高稳定性的SRAM存储单元结构
传统的6T结构SRAM在读取过程中因为存储数据会直接和位线连接,存储数据会因为外界噪声导致反转错误,而在一些新的结构中,虽然解决了此问题,但会导致写入性能变差.本文提出了一种新的8T结构SRAM存储单元,有着较高的读取稳定性,在写入过程中也能够较为快速的写入数据.仿真结果表明所提出的8T SRAM相比传统6T结构静态噪声容限提高了19％,静态漏电流减少了20％,读取延迟时间增加了19％,写入噪声容限提高了11％;相较于新的7T结构,所提出的8T结构有着相同的读取噪声容限,静态漏电流减小了28％,读取延迟时间减小了14％,写入噪声容限提高了102％.
静态随机存储器 电路结构 读取性能 写入性能 静态功耗
张艺蒙 张玉明 张义门
西安电子科技大学微电子学院,陕西 西安 710071
国内会议
西安
中文
409-414
2014-06-01（万方平台首次上网日期，不代表论文的发表时间）