32位DSP通路分离乘加部件的设计与验证
(0) 本文设计并优化了一种6级8拍全流水浮点乘加单元(FMAC),仅用3个32位的输入端口、1个32位输出端口,实现双精度/单精度浮点乘法、双精度/单精度浮点乘累加(减)和单精度复数乘法与点积等操作.从延迟、面积、结构复杂性等方面系统地研究了浮点乘加运算,在融合FMAC的设计基础上,优化实现一款基于通路分离结构的FMAC,调整并复用硬件,大大减少了面积.最后,对通路分离的FMAC进行了功能验证,在45nm工艺下采用Synopsys公司的Design Compiler工具进行综合,综合结果表明运行频率可达1.5GHz,最大延时440ps,面积代价从41009.0015um2 减小到20873.9998um2,降低了49.10％.
浮点乘加运算部件 优化设计 通路分离技术 数字信号处理器
吴珊 赵芮 杨惠 雷元武 彭元喜 陈书明
国防科技大学计算机学院,湖南长沙410073
国内会议
西安
中文
454-459
2014-06-01（万方平台首次上网日期，不代表论文的发表时间）