10-bit 300kS/s4μW逐次逼近模数转换器设计

摘要：

逐次逼近型模数转换器广泛地应用在低功耗系统中,其中数字逻辑电路、比较器和DAC电容阵列消耗了绝大部分的电路总功耗.本文设计了一种10-bit精度的逐次逼近型ADC,通过给数字逻辑电路中的相位产生寄存器模块加入使能控制,令不需要动作的寄存器进入休眠状态,使该模块动态功耗降低了近50％,有效地减小了数字逻辑电路的能量消耗.另外,本设计在DAC阵列中加入缩放电容,减小了总电容的大小,降低了功耗,减小了芯片面积.

关键词： 逐次逼近型模数转换器 电路设计 使能控制 缩放电容

作者: 宋焱 薛仲明 严鹏程 张珏颖 耿莉

作者单位: 西安交通大学微电子学系,陕西 西安 710049

会议类型: 国内会议

会议名称: 第十八届全国半导体集成电路、硅材料学术会议

会议地点: 西安

会议语种:中文

页码: 529-533

在线出版日期: 2014-06-01（万方平台首次上网日期，不代表论文的发表时间）