高速DSP逻辑运算部件优化与固化设计

摘要：

本文基于一款时钟频率为1GHz微处理器芯片的时序优化工作,针对其逻辑运算部件中数据通路的时序问题,提出并阐述了一种微体系结构优化与固化设计相结合的优化方法,实验数据表明,利用微体系结构优化设计与固化设计相结合的方法对数据通路进行优化,数据通路的绝对延时减小量最大达22％,这使得逻辑运算部件的时序得到整体改善,这对提高全芯片的时序性能具有重要意义.

关键词： 逻辑运算部件 结构优化 固化设计 数据通路 时序性能

作者: 王雅琴 李振涛 赵振宇

作者单位: 国防科技大学计算机学院 ,长沙 410073

会议类型: 国内会议

会议名称: 第十八届全国半导体集成电路、硅材料学术会议

会议地点: 西安

会议语种:中文

页码: 565-570

在线出版日期: 2014-06-01（万方平台首次上网日期，不代表论文的发表时间）