高速高精度比较器的设计

摘要：

本设计采用TSMC3V0.18μmCMOS工艺完成了高速高精度比较器的设计过程,比较器在300MHz的时钟频率下实现10位的精度,文中主要对速度进行讨论,精度和功耗并未详细讨论.采用两级比较器,第一级比较器采用单级前置放大器和锁存器,同时对前置放大器和锁存器采用失配消除技术,避免采用多级前置放大电路实现高精度的技术,可以降低功耗;第二级采用简单的动态比较器,来达到满幅摆幅的目的.

关键词： 模拟数字转换器 比较器 电路设计 失配消除技术 精度控制

作者: 陈万杰 孟桥

作者单位: 东南大学射频与光电集成电路研究所 南京210096

会议类型: 国内会议

会议名称: 中国电子学会电路与系统学会第二十四届年会

会议地点: 南京

会议语种:中文

页码: 48-53

在线出版日期: 2013-05-13（万方平台首次上网日期，不代表论文的发表时间）