一种高集成度可编程分频器

摘要：

本文提出了一种高集成度可编程分频器.基于除2/除3基本分频单元的特殊结构,通过对基于除2/除3单元的级联式可编程分频器的关键模块的改进,将普通的CML(CurrentModeLogic)型锁存器改进成包含与门的锁存器,从而有效地降低了电路功耗,提高了整体电路速度,并使版图更紧凑.采用SMIC0.18μmCMOS工艺,在工作电源电压Vdd=1.8V,输入频率Fin=2GHz的情况下,可实现任意整数步长为1的分频比.

关键词： 可编程分频器 电路结构 模块设计 仿真分析

作者: 郑立博 张长春 郭宇锋

作者单位: 南京邮电大学电子科学与工程学院 南京 210003

会议类型: 国内会议

会议名称: 中国电子学会电路与系统学会第二十四届年会

会议地点: 南京

会议语种:中文

页码: 283-289

在线出版日期: 2013-05-13（万方平台首次上网日期，不代表论文的发表时间）