1.2GSPs8bit折叠插值模数转换器的研究与设计

摘要：

本设计采用TSMC018-10aCMOS工艺完成了高速折叠插值(FoldingandInterpolating)ADC(AnalogtoDigitalConverter)的设计与仿真.折叠差值ADC有粗量化通道和细量化通道两部分组成,粗量化通道产生高3位的数字编码,细量化通道产生低5位数字编码,最终通过时钟同步电路得到8位数字编码.芯片面积是1.14*1.14mm2,当采样率为1.2GSps,输入信号为590.625MHz时,SFDR是57.7dB,ENOB是7.49bit,系统总功耗为263mW.

关键词： 模数转换器 折叠插值 电路设计 数字编码

作者: 张道源 孟桥

作者单位: 东南大学射频与光电集成电路研究所 南京 210096

会议类型: 国内会议

会议名称: 中国电子学会电路与系统学会第二十四届年会

会议地点: 南京

会议语种:中文

页码: 299-306

在线出版日期: 2013-05-13（万方平台首次上网日期，不代表论文的发表时间）